Tìm kiếm

2 kết quả cho “proprietary simulator”. Tìm không phân biệt dấu.

• Designing a SystemVerilog Language Server
  Bài tóm tắt · Hudson River Trading · 2026

  HRT dùng FPGA và ASIC để đạt latency và throughput CPU không với tới, logic viết bằng SystemVerilog.

• How We Verify Custom Hardware
  Bài tóm tắt · Hudson River Trading · 2021

  HRT dùng FPGA trong hệ giao dịch để giảm latency, chịu burst dữ liệu tốt hơn và giảm độ phức tạp. Phần cứng song song ở mức phần mềm hiếm gặp nên dễ lỗi timing, và mỗi thiết bị phải đúng chức năng, tuân thủ risk check…